Pertemuan 3 - Aljabar Boolean dan Sintesis Fungsi Logika

Abstract

Dalam melakukan proses analisis dan sintesis diperlukan satu model untuk mendeskripsikan fungsi logika. Salah satu model yang digunakan adalah deskripsi secara aljabar yang dikenal dengan aljabar Boolean. Aljabar Boolean ini menyediakan pondasi dalam teknologi digital modern saat ini untuk proses pemikiran dan penalaran logika. Sintesis rangkaian bertujuan untuk merancang rangkaian logika optimal berdasarkan kebutuhan fungsional sistem yang diinginkan. Kebutuhan sistem dapat dinyatakan dalam deskripsi tekstual, tabel kebenaran maupun diagram pewaktuan. Rangkaian logika optimal ini jika tidak ada konstrain (misalnya waktu sintesis), sasarannya adalah rangkaian yang minimal atau paling sederhana. Rangkaian logika minimal diperoleh dari persamaan logika yang paling sederhana. Penyederhanaan persamaan logika dapat dilakukan menggunakan aljabar Boolean, peta Karnaugh dan metode tabulan Quine McKluskey. Materi ini membahas proses sintesis rangkaian logika minimal tersebut dengan menggunakan aljabar Boolean, yaitu meliputi aljabar Boolean: aksioma, teorema, dan hukum; diagram Venn; penyederhanaan persamaan secara aljabar; sintesis ekspresi logika dari tabel kebenaran; minterm, persamaan SOP (SOP) dan notasi kanonik SOP; Maxterm, persamaan POS (POS) dan notasi kanonik POS; konversi SOP ke POS dan sebaliknya; rangkaian dua level AND-OR dan OR-AND; rangkaian dua level NAND-NAND dan NOR-NOR. Setelah mempelajari materi ini, mahasiswa diharapkan akan mampu [C2] memahami aksioma (dalil), teorema dan hukum aljabar Boolean; [C2] memahami notasi aljabar operasi logika (AND,OR, NOT) dan urutan operasi logika; [C2] membuktikan kesamaan dua ekspresi logika dengan menggunakan aljabar dan diagram Venn; [C2] menyatakan persamaan logika dalam bentuk SOP maupun POS jika diberikan kebutuhan fungsional sistem; [C2] mengkonversikan persamaan SOP ke POS atau sebaliknya dengan benar; [C3] melakukan penyederhanaan persamaan logika secara aljabar dengan benar jika diberikan suatu persamaan logika, tabel kebenaran maupun deskripsi tekstual kebutuhan desain; [C4] mendesain dan menganalisis rangkaian AND-OR dan OR-AND minimal jika diberikan kebutuhan desain yang diinginkan; [C4] mendesain dan menganalisis rangkaian NAND-NAND dan NOR-NOR minimal jika diberikan kebutuhan desain yang diinginkan.