


BAB III

PERENCANAAN DAN KONSTRUKSI SISTEM

3.1. Perancangan Alat dengan Metoda DBM

Metoda DBM (*Discriminator Bias Modulation*) adalah salah satu teknik pembobotan tenaga secara elektronik yang menyelesaikan konversi spektrum ke dosis secara otomatis. Bobot tenaga dibentuk dengan melewatkan pulsa yang sebanding dengan tenaga pada sebuah diskriminator yang dimodulasi oleh tegangan yang berasal dari generator fungsi.


Perangkat keras DBM terdiri dari *linear amplifier*, rangkaian *Base Line Restorer*, generator fungsi $G(E)$ dan *scaler*. Diagram blok DBM dapat dilihat pada gambar 3.1.



Gambar 3.1. Diagram Blok DBM

Main amplifier berfungsi sebagai penguat sinyal yang berasal dari detektor dan membentuk pulsa analog yang siap untuk dianalisis tinggi pulsanya. Penguat ini bersifat linear sehingga disebut penguat linear. Pada rangkaian penguat linear terdapat

rangkaian *Base Line Restorer* yang berfungsi mempertahankan keluaran *amplifier* ini pada aras tegangan tertentu yang dipakai sebagai acuan tegangan nol. Tinggi pulsa 0 – 5 V setara dengan energi 0 – 3000 keV masukan detektor. Pengaruh *Base Line Restorer* pada keluaran *amplifier* terlihat pada gambar 3.2.



Gambar 3.2. Pengaruh *Base Line Restorer* (BLR) pada Keluaran Amplifier
(a). tanpa BLR, (b). dengan BLR

Rangkaian diskriminator terdiri dari rangkaian *summing amplifier* dan rangkaian *zero crossing*. Rangkaian diskriminator ini memodulasi sinyal masukan dari detektor dengan sinyal dari generator $G(E)$. Hasil dari modulasi ini berupa pulsa digital dalam satuan laju dosis. Pulsa-pulsa ini selanjutnya dicacah oleh suatu *counter* dan hasilnya ditampilkan pada *scaler*. Diagram blok keseluruhan alat pengukur laju dosis radiasi dengan metoda konversi spektrum ke dosis dapat dilihat pada gambar 3.4.

3. 1. 1. Generator Fungsi G(E)

Generator G(E) merupakan bagian dari perangkat keras DBM yang dirancang untuk membangkitkan sinyal yang menggambarkan fungsi G(E). Untuk membangkitkan sinyal ini digunakan memori yang berisi data fungsi G(E) dari perhitungan secara teoritis. Dengan menggunakan teknik *look-up table*, data disimpan dalam EPROM (*Erasable Programmable Read Only Memory*).

Data keluaran EPROM yang berbentuk digital diubah menjadi sinyal analog menggunakan DAC (*Digital to Analog Converter*). Apabila diamati dengan teliti, sinyal analog ini tersusun dari pulsa-pulsa digital, sehingga kehalusan merekonstruksi pulsa analog ini tergantung dari jumlah bit DAC. Semakin besar jumlah bit yang digunakan, maka rekonstruksi sinyal analog dari pulsa digital akan semakin halus. Sebelum dilewatkan *noise discriminator*, sinyal analog ini dilewatkan pada *operational amplifier* tipe 319 dan transistor PN 3643.


Rangkaian *noise discriminator* berfungsi membatasi derau elektronik ataupun derau tegangan rendah yang dideteksi oleh detektor. *Noise discriminator* ini dapat ditingkatkan arusnya tidak hanya terbatas pada energi rendah (100 keV) saja tetapi juga dapat dirancang untuk membatasi tenaga menengah. Aras bawah bisa diatur dengan amplitudo 0-50 mV yang setara dengan tenaga 0-100 keV. Pembatasan ini berguna untuk menganalisis paparan sinar- γ baik yang berasal dari radiasi alam, kosmis maupun buatan. Keluaran sinyal ini kemudian dilewatkan pada *summing amplifier* menggunakan *operational amplifier* tipe LM 319. Rangkaian ini memodulasikan pulsa yang berasal dari sinyal detektor dan sinyal dari generator

G(E). Keluaran ini berupa pulsa-pulsa yang selanjutnya dicacah oleh suatu *counter* dan hasilnya ditampilkan pada *scaler*.


Untuk memperkecil waktu mati, yaitu waktu yang diperlukan oleh generator G(E) untuk mengulang ke kondisi awal, digunakan cara pengulangan simetri. Untuk keperluan ini digunakan *up-down counter* yang membaca alamat EPROM dan menghasilkan data. Dengan cara ini dihasilkan data fungsi G(E) yang simetri secara terus menerus.

3.1.2. Perangkat lunak DBM

Perangkat lunak DBM yang dimaksud adalah data fungsi G(E) yang disimpan dalam EPROM. Data ini diambil dari hasil perhitungan fungsi G(E) dengan bentuk geometri silinder dengan diameter 2 inci (dapat dilihat pada lampiran B). Hubungan *address* dan *data* EPROM seperti pada gambar 3.3.



Gambar 3.3. Hubungan Address-data EPROM 2732



Gambar 3.4. Diagram Blok Keseluruhan Alat untuk Menentukan Laju Dosis Radiasi- γ

3.2. Konstruksi Sistem

Generator fungsi G(E) merupakan salah satu komponen alat ukur laju dosis radiasi yang dibuat dengan menggunakan metoda *Discriminator Bias Modulation* (DBM). Secara keseluruhan, alat ukur laju dosis sinar- γ terdiri dari detektor NaI(Tl) beserta penguatnya (*pre-amplifier* dan *main amplifier*), generator fungsi G(E), *scaler* dan *timer*. Diagram blok susunan alat dapat dilihat pada gambar 3.4.


Rangkaian generator G(E) terdiri dari beberapa bagian yaitu pembangkit pulsa *clock*, *up down counter* 8 bit, EPROM 2732, *shift register*, rangkaian DAC 12 bit dan *noise discriminator* (diskriminator derau).

3.2.1. Pembangkit sinyal *clock*

Sebagai pembangkit sinyal *clock* digunakan IC 8640B. Frekuensi pulsa *clock* dapat diatur melalui kaki-kaki kontrolnya dengan memberi harga 0 atau 1. Harga 0 setara dengan tegangan 0 volt dan harga 1 setara dengan tegangan 5 volt. Pengaturan frekuensi *clock* dapat dilihat pada lampiran C.4.

3.2.2. *Up-down counter*

Untuk membuat *up down counter* 8 bit diperlukan dua buah IC 74HC221, dua buah IC 74HC193, sebuah flip-flop tipe D (74HC74) dan beberapa gerbang NAND. Rangkaian *up down counter* terlihat pada gambar 3.5.



Gambar 3.5. Rangkaian *Up Down Counter* 8 Bit

Kaki 4 74HC00 berupa *clock* dan kaki 5 74HC00 dalam keadaan rendah, sehingga keluaran kaki 6 berupa *clock*. Sebaliknya, kaki 10 74HC00 berupa *clock* dan kaki 9 dalam keadaan tinggi, sehingga keluaran kaki 8 dalam keadaan tinggi. Keluaran kaki 6 menghidupkan *count down*. Hal ini berarti pencacahan turun (*down counter*). Keluaran Bo pada 74HC193 akan berupa sinyal rendah sesaat dan Co dalam keadaan tinggi. Keluaran Bo ini akan menghidupkan *count down* berikutnya (IC12). Keluaran Bo IC12 juga akan berupa sinyal rendah sesaat dan Co tinggi. Kedua sinyal ini dimasukkan ke gerbang NAND dan akan menghasilkan sinyal tinggi sesaat pada kaki 11 74HC00. Keluaran kaki 11 ini masuk ke flip-flop 74HC221 pada kaki 9. Masukan B (kaki 10 IC13) dalam keadaan tinggi, masukan A dalam keadaan turun

dan *reset* dalam keadaan tinggi. Ketiga kondisi ini menyebabkan keluarannya (Q) berbentuk sinyal tinggi sesaat dan \bar{Q} berbentuk sinyal rendah sesaat. Pada flip-flop 74HC221 berikutnya juga terjadi proses yang sama. Keluaran Q 74HC221 ini digunakan untuk memberi masukan pada kaki *LOAD* 74HC193. Karena pencacahan turun, harga data A, B, C, dan D pada kedua 74HC193 akan menjadi nol, sehingga harga D pada 74HC74 juga dalam keadaan rendah. Karena harga D rendah dan *reset* tinggi, maka pada saat masukan *clock* naik keluaran Q 74HC74 rendah dan \bar{Q} tinggi. Dengan demikian sekarang kaki 6 HC00 tinggi dan kaki 8 HC00 berupa *clock*, sehingga terjadi *up counter*.

3.2.3. EPROM 2732

EPROM termasuk keluarga ROM, yaitu memori yang hanya dapat dibaca. Namun pada EPROM, programnya dapat dihapus dan diisi ulang. Untuk menghapusnya digunakan sinar *ultra violet*.

Pada rangkaian generator G(E) ini, EPROM digunakan untuk menyimpan data fungsi G(E). EPROM yang digunakan adalah 2732. EPROM ini mempunyai kapasitas 4 kilobyte ($4 \times 1024 \times 8 \text{ bit} = 32\,768 \text{ bit}$). Seperti EPROM pada umumnya, baik masukan maupun keluaran EPROM ini juga kompatibel dengan TTL.

Data yang masuk ke dalam EPROM berjumlah 256 data yang masing-masing data terdiri dari 12 bit. Data tersebut dibagi menjadi dua bagian alamat yaitu 8 bit pertama dan 4 bit berikutnya. Masing-masing data memerlukan dua buah alamat yaitu satu alamat untuk 8 bit pertama dan satu alamat lagi untuk 4 bit berikutnya oleh

karena itu untuk menyimpan 256 data yang masing-masing data terdiri dari 12 bit diperlukan 512 alamat atau 9 bit jalur alamat.

Jalur alamat yang disediakan oleh *up down counter* hanya 8 bit (QA1, QB1, QC1, QD1, QA2, QB2, QC2 dan QD2). Untuk menambah satu jalur alamat lagi maka diambil sinyal *clock* dari pembangkit *clock*. Karena *clock* mempunyai periode setengah dari periode QA1, maka *clock* dipakai sebagai A9 pada EPROM, QA1 sebagai A1, QB1 sebagai A2 dan seterusnya sampai QD2 sebagai A8. Dari 9 jalur alamat ini akan terbentuk 512 alamat.

EPROM 2732 mempunyai 12 jalur alamat. Jalur A0 dihubungkan dengan *clock* dan jalur A1-A8 dihubungkan dengan *up down counter*. Kesembilan jalur ini memberikan alamat 000-1FFhex. Jalur A9-A11 dihubungkan ke *dip switch*. Ketiga jalur alamat ini digunakan bila EPROM tidak hanya diisi dengan data untuk satu jenis detektor saja. Pemilihan alamat EPROM dapat dilihat pada tabel 3.1.

Tabel 3.1. Pemilihan Alamat EPROM

A11	A10	A9	Alamat yang terbaca
0	0	0	000hex - 1FFhex
0	0	1	200hex - 3FFhex
0	1	0	400hex - 5FFhex
0	1	1	600hex - 7FFhex
1	0	0	800hex - 9FFhex
1	0	1	A00hex - BFFhex
1	1	0	C00hex - DFFhex
1	1	1	E00hex - FFFhex


Kaki CE (*chip enable*) atau sering disebut CS (*chip select*) diberi harga 0 (dihubungkan ke *ground*) berguna untuk mengaktifkan EPROM agar dapat dibaca

atau ditulis. Kaki OE (*output enable*) juga diberi harga 0 yang berarti jalur data menjadi jalur keluaran.

Data G(E) untuk detektor NaI(Tl) dengan diameter 2 inci dan panjang 2 inci yang diisikan ke EPROM diletakkan pada alamat 000-1FFhex. Oleh karena itu untuk membacanya, ketiga *dip switch* pemilihan alamat dihubungkan ke *ground*.

3.2.4. Shift register

Shift register pada rangkaian generator G(E) digunakan untuk menyimpan sementara data yang keluar dari EPROM agar dapat dikeluarkan secara serempak ke DAC. Data keluaran EPROM hanya 8 bit. Supaya data ini menjadi 12 bit maka digunakan *shift register* yang disusun seperti pada gambar 3.6. Pembacaan data dilakukan dengan pembacaan 8 bit pertama kemudian 4 bit berikutnya.




Gambar 3.6. Rangkaian *Shift Register*

Komponen yang digunakan sebagai *shift register* adalah 74HC175, yang masing-masing komponen tersusun atas 4 buah flip-flop tipe D. Seluruh keluaran Q akan sama dengan seluruh masukan D jika *clock* bergerak dari 0 ke 1. Keluaran akan tetap 0000 bila *clock* tidak berubah dari 0 ke 1.

Delapan bit pertama data EPROM tersimpan pada IC6 dan IC5. Data 4 bit berikutnya tersimpan dalam IC 11. IC11 ini lebih dahulu dimasuki *clock* dari *latch control* dari pada ketiga IC lainnya (IC6, IC5 dan IC10), sehingga data 4 bit terakhir ini berpindah ke IC10. Setelah ketiga IC tersebut berisi data, *clock* dari *latch control* baru masuk, sehingga kedua belas bit data secara serempak masuk ke DAC.

3.2.5. Latch control

Latch control tersusun dari 74HC221 dengan susunan rangkaian seperti pada gambar 3.7. *Latch control* ini memberikan masukan *clock* pada 74HC175 yang bertujuan mengatur pengeluaran data *shift register*.



Gambar 3.7. Rangkaian *Latch Control*

Masukan A diberi masukan *clock* dari pembangkit *clock*. Pada saat A turun dan harga B tinggi, keluaran Q berbentuk sinyal tinggi sesaat dan \bar{Q} berbentuk sinyal rendah sesaat dengan penundaan waktu sebesar 45 nS. Lebar pulsa Q dan \bar{Q} pada level tinggi tergantung dari perkalian harga C dan R yang terpasang. Semakin besar harga $C \times R$, semakin besar lebar pulsanya.

Latch control bawah (IC2) didesain agar lebih dahulu mengeluarkan *clock* (keluaran kaki 13) dari pada *latch control* atas (IC1).

$$T_1 = R_1 \times C_1 = 10\text{K}\Omega \times 220\text{pF} = 2,2 \mu\text{S}.$$


$$T_2 = R_2 \times C_2 = 10\text{K}\Omega \times 10\text{pF} = 0,1 \mu\text{S}.$$

$$T_3 = R_3 \times C_3 = 10\text{K}\Omega \times 33\text{pF} = 0,33 \mu\text{S}.$$

$$T_4 = R_4 \times C_4 = 10\text{K}\Omega \times 10\text{pF} = 0,1 \mu\text{S}.$$

Nilai-nilai tersebut akan menentukan lebar pulsa level tinggi (t_w) pada keluaran Q.

Desain diagram waktu keluaran *latch control* dapat dilihat pada gambar 3.8.




Gambar 3.8. Diagram Waktu Keluaran *Latch Control*

Dilihat dari diagram waktu keluaran *latch control*, *latch control* bawah lebih dahulu mengeluarkan *clock*-nya dari pada *latch control* atas, sehingga IC11 lebih dahulu mengeluarkan datanya. Setelah data dari IC11 pindah ke IC10, *latch control* atas baru memberikan *clock*-nya kepada IC6, IC5 dan IC10, sehingga secara serempak ketiga IC tersebut memberikan datanya ke DAC.

3.2.6. Rangkaian DAC 12 bit

Rangkaian DAC tersusun dari IC DAC beserta penguat operasionalnya. Sebagai rangkaian DAC 12 bit digunakan AD7541K dan penguat operasionalnya AD548K. Rangkaian DAC 12 bit seperti pada gambar 3.9.



Gambar 3.8. Rangkaian DAC 12 bit

VR5 berupa resistor variabel yang dapat diatur agar pada masukan DAC berharga FFF_{hex} (1111 1111 1111) tegangan keluarannya berharga $V_{out} = -V_{ref}$ (4095/4096). C21 yang diberi harga 33pF berfungsi untuk menjaga kestabilan keluaran agar tidak terjadi osilasi.

Hubungan tegangan keluaran (V_{out}) dengan tegangan masukan (V_{in}) terlihat pada tabel 3.2.

Tabel 3.2. Hubungan V_{out} dengan V_{in}

Masukan biner DAC MSB LSB	V_{out} (tegangan keluaran DAC)
1111 1111 1111	$-V_{in} (4095/4096)$
1000 0000 0000	$-V_{in} (2048/4096) = -1/2 V_{in}$
0000 0000 0001	$-V_{in} (1/4096)$
0000 0000 0000	0

Tinggi maksimum tegangan keluaran untuk 1 bit kenaikan masukan digital DAC dirumuskan :

$$V_{out} = (2^{N-1} a_{N-1} + 2^{N-2} a_{N-2} + \dots + 2^2 a_2 + 2a_1 + a_0) V \quad (3.1)$$

dengan V_{out} : tegangan keluaran analog maksimum (dengan masukan seharga FFF_{hex})


V : tegangan keluaran DAC untuk setiap kenaikan satu bit masukan

N : jumlah bit masukan

a : harga masukan DAC (0 atau 1).

Keluaran AD7541A masuk ke *op-amp* pada masukan *inverting*. Sebuah potensiometer dipasang pada kaki 1 dan 5 AD548K. Potensiometer ini berfungsi untuk mengatur tegangan DC pada keluaran kaki 6. Bila tidak ada isyarat masukan,

tegangan DC pada keluaran harus sama dengan nol. Tegangan DC pada keluaran ini disebut *offset* keluaran. Pengaruh *offset* keluaran pada tegangan DC keluaran seperti terlihat pada gambar 3.9. Tanpa *offset* keluaran diperoleh isyarat keluaran yang simetris dengan amplitudo V_{cc} . Dengan adanya *offset* keluaran, amplitudo keluaran $V_{op} = V_{cc} - V_{odc}$ (*offset*). Bila isyarat masukan diperbesar lagi, isyarat keluaran akan terpotong pada bagian atasnya.




Gambar 3.10. Pengaruh *Offset* Keluaran pada Tegangan Keluaran
a. tanpa *offset* keluaran, b. dengan *offset* keluaran

3.2.7. Pembangkit tegangan referensi

AD780 merupakan pembangkit tegangan referensi yang menghasilkan keluaran 2,5 V atau 3,0 V dari masukan antara 4,0 - 36 V. Tegangan keluaran ini dapat dipilih melalui O/P select pada kaki 8. Jika O/P select tidak terhubung (NC) maka tegangan keluarannya 2,5 V dan jika O/P select dihubungkan ke GND, maka tegangan keluarannya menjadi 3,0V. Derau yang ditimbulkannya rendah, hanya $4\mu\text{V}$ puncak ke puncak pada frekuensi 1-10 Hz. Derau ini dapat dikurangi dengan memasang dua buah kapasitor eksternal.

Tegangan referensi yang dibutuhkan rangkaian DAC adalah -5V. Oleh karena itu tegangan keluaran AD780 perlu diperkuat dengan penguatan negatif. Susunan rangkaian pembangkit tegangan referensi terlihat pada gambar 3.11.




Gambar 3.11. Rangkaian Pembangkit Tegangan Referensi

Karena kaki 8 (*O/P select*) tidak terhubung maka tegangan keluaran AD780 sebesar 2,5V. Supaya tegangan ini menjadi -5V, maka rangkaian *op-amp* didesain dengan *gain* sebesar -2. Oleh karena itu R25/R27 harus sama dengan -2.

3.2.8. Noise discriminator

Rangkaian *noise discriminator* terlihat pada gambar 3.12. Pada saat keluaran diskriminator integral ($1/2\text{LM}319$) berharga tinggi, kaki *colector* dan *emitter* pada transistor PN3643 akan terhubung. Dengan demikian pada saat keluaran diskriminator integral berharga tinggi, tegangan keluaran kaki *emitter* akan berharga rendah dan sebaliknya, pada saat tegangan keluaran diskriminator integral berharga

rendah, maka keluaran kaki *emitter* akan berharga tinggi. VR3 yang dipasang pada kaki *emitter* berfungsi untuk mengatur tinggi pulsa keluaran *emitter* dengan tinggi maksimum 50 mV. Bentuk keluaran transistor terlihat pada gambar 3.13.



Gambar 3.12. Rangkaian *Noise Discriminator*




Gambar 3.13. Bentuk Pulsa Keluaran Transistor PN3643

Keluaran transistor yang berbentuk seperti pada gambar 3.13 dijumlahkan dengan keluaran DAC dan dimasukkan ke masukan *inverting op-amp* 6361. Keluaran

noise discriminator yang berupa kebalikan pulsa DAC merupakan grafik G(E). Lebar pulsa transistor pada level tinggi dapat diatur dengan memutar VR4. Pulsa keluaran transistor ini berfungsi memotong bagian atas keluaran G(E).

3.3. Rangkaian *Summing Amplifier* dan *Zero Cross Comparator*

Rangkaian *summing amplifier* dan *zero cross comparator* terlihat pada gambar 3.14. Rangkaian ini berfungsi menjumlah sinyal dari detektor dan sinyal G(E) serta mengubahnya menjadi pulsa digital yang siap dicacah oleh *counter*.




Gambar 3.14. Rangkaian *Summing Amplifier* dan *Zero Cross Comparator*

Pulsa dari detektor dan dari generator G(E) digambarkan pada gambar 3.15. Hasil penjumlahan dimasukkan ke rangkaian *clipper* yang terdiri dari dua buah dioda. Oleh rangkaian *clipper*, pulsa dipotong pada bagian atas dan bagian bawahnya sehingga terbentuk pulsa digital yang simetris dengan sumbu 0 volt dengan V_{pp} (tegangan puncak ke puncak) antara $-0,7$ sampai $+0,7$ volt.

Pulsa keluaran *clipper* ini selanjutnya dimasukkan ke komparator. Bila pulsa yang masuk berada di atas *ground*, maka keluarannya berada pada level tinggi dan

sebaliknya bila pulsa masukan berada di bawah *ground*, maka keluarannya berada pada level rendah. Tegangan 5 volt diberikan pada keluaran *op-amp* sehingga keluarannya menjadi pulsa digital dengan level rendahnya berharga 0 volt dan level tingginya berharga 5 volt.

Pulsa digital keluaran *summing amplifier* dan komparator ini akan dicacah oleh suatu *counter* yang ada pada *ratemeter* dan hasilnya ditampilkan pada *scaler*. Banyaknya pulsa digital yang terbentuk tergantung pada tinggi pulsa masukan (dari detektor). Semakin tinggi pulsa masukan, semakin banyak pulsa digital yang terbentuk.



Gambar 3.15. Pulsa dari Detektor dan dari Generator G(E)